簡化超高速數字系統中確定性延遲的設計
實現確定性延遲是當今許多系統設計中討論的主題。過去，人們一直在努力提高數據傳輸速度和帶寬。如今的應用則越來越重視確定性——即要求數據包在精確的、可重復的時間點傳送。
本文將在設備的層面討論確定性這一主題，以及如何設計超高速數據轉換和信號處理系統以保證確定性延遲。
以下三個因素將決定確定性如何實現：
1. 采取措施減少數字設計組件中發生的亞穩態事件
2. 計算數字后端的延遲，確保多個數據鏈路通道之間（如HSSL）的數據對齊
3. 優化時間延遲的余量，保證不會因為PVT的變化而出現意外的不確定性
具體來說，我們將考慮亞穩態的影響和同步系統的方案，并介紹如何在模擬和數字信號處理域之間的接口上保持確定性。
管理超高速系統中數據轉換器陣列的延遲的能力在復雜系統中非常重要，這些系統包括數字波束導向雷達、波束成形多載波通訊等。延遲會降低系統的性能。工程師的目標是將延遲控制在可知的范圍內。
當今有兩種流行的IC數據接口:無許可證的ESIstream和行業標準JESD204B(sub-classes 1和2)。這兩種接口都被廣泛應用于連接數據轉換器和邏輯器件(LD)如FPGA和ASIC。兩者都承諾確定性，但在具體的實現上有所不同。本文將闡述，考慮到優秀的靈活性、低開銷和極低的絕對延遲，ESIstream將是最佳的選擇。
詳細內容
|
|
|
